UCIe, o Universal Chiplet Interconnect Express, es una nueva especificación que estandariza la conexión entre chiplets individuales dentro de un paquete. Esto permite un ecosistema de chiplets abierto y una comunicación sin fisuras a nivel de paquete.

Un chiplet es un pequeño circuito integrado con una función específica y bien definida. Pueden considerarse bloques de construcción de estructuras mayores, similares a los ladrillos de LEGO.

El enfoque de diseño basado en chiplets es cada vez más popular, ya que permite combinar chiplets de distintos nodos de proceso dentro de un mismo encapsulado, lo que se traduce en un ahorro de costes para los chips especializados. UCIe permite crear grandes SOC que superan el tamaño máximo de retícula. También permite mezclar componentes de distintos proveedores dentro del mismo encapsulado y mejora el rendimiento de la fabricación al utilizar troqueles más pequeños.

UCIe está diseñado como un protocolo genérico para la transmisión de datos en chip y tiene una capa física común que puede soportar múltiples protocolos. La arquitectura de UCIe se divide en tres capas: Física, Adaptador Die-to-Die y Protocolo. La capa física admite múltiples carriles con velocidades variables y la capa de protocolo puede incluir protocolos CXL, PCIe o Streaming propietario para la transferencia de datos entre chiplets.

Las principales características de UCIe incluyen una interfaz de alta velocidad, compatibilidad con múltiples protocolos y un diseño basado en chiplets para mejorar el rendimiento. Cadence Verification IP para UCIe es compatible con la última especificación y permite la simulación de diferentes capas para la verificación de diseños IP, SOC y a nivel de sistema. Las empresas de semiconductores pueden utilizarla para la verificación funcional y lograr el cierre de su diseño en el momento oportuno.